0.6V！1nm！北大团队刷新铁电晶体管世界纪录

电子发烧友网报道（文/黄山明）近日，北京大学电子学院邱晨光-彭练矛团队创造性制备了迄今尺寸最小、功耗最低的铁电晶体管（FeFET），有望为 AI芯片算力的能效提升提供核心器件的支撑。该突破成果以“Nanogate ferroelectric transistors with ultralow opera tion voltage of 0.6 V”为题，在线发表于Science子刊《科学·进展》。

破解“内存墙”难题

在AI算力快速发展的当下，却面临着一个难以突破的技术瓶颈，那就是在传统的冯·诺依曼架构中， 处理器和内存是分开的。数据需要不断在内存、Cache、处理器之间来回搬运，而每一次搬运都要走总线，经过I/O、驱动电容，消耗了大量的时间和能量。

因此可以看到在业内已经有一个共识，数据移动的能量已经远大于在运算器内做一次计算的能量，而这种能耗往往会高上数倍甚至十几倍不等。

到了AI时代，这个问题变得更加严重。 神经网络推理/训练的核心运算就是大规模矩阵向量乘法（MAC），很多研究指出，这类操作在典型AI推理中占60-90%的计算量。这些运算需要反复访问权重、激活值，导致绝大部分功耗花在从内存读数据、写中间结果上，而不是算术本身。

对此，FePIM的一篇报告中就显示，在许多大数据或者AI应用中，数据移动能耗可以超过总能耗的60%，甚至超过90%。

因此也催生出了存算一体的设计方案，就是将一部分计算直接搬到存储器内部或边缘，让权重、激活值尽量“就地”参与运算，而不是反复搬到 CPU/ GPU再搬回去。

其中，FeFET就是 模拟存算一体里面非常受关注的方向。首先FeFET的铁电极化方向可以长期保存，权重不用刷新，静态功耗极低，断电后权重还在，非常适合边缘AI、 物联网场景；其次，通过控制铁电极化程度，可以连续调节FeFET的 阈值电压，从而实现多比特权重，这对提高神经网络精度、压缩模型规模非常重要；最后，HfO₂基铁电材料已经可以集成在标准高k金属栅工艺里，工业界接受度较高，简单来说就是可以与CMOS兼容。

但这种材料却一直面临着几个非常严重的短板，一个是铁电材料需要通过极化翻转，也就是改变分子电荷方向来存储数据，但这需要克服材料的矫顽电场。但行业过去一直认为，铁电材料需要高电压才能翻转极化状态。并且器件尺寸缩小后，电场减弱，需要更高电压才能驱动，这导致低电压与高矫顽电场不可兼得。

二是，按照传统 半导体scaling理论，器件尺寸越小，性能应该越差。因此，当FeFET缩小到纳米级时，就会面临短沟道效应，以及铁电层电场强度不足，漏电流增大，数据保持能力恶化的情况。

三是，如果要快速翻转极化需要强电场，强电场需要高电压，高电压意味着高功耗。这三个问题形成了不可能三角，难以同时优化，也导致了FeFET一直难以进入先进制程节点。

北京大学电子学院邱晨光-彭练矛团队提出纳米栅铁电晶体管结构和纳米栅极电场增强机理，通过巧妙的物理设计逆转了传统困境，终于制造出了迄今尺寸最小、功耗最低的铁电晶体管。

将存算一体的潜力再拔高一个数量级

根据该团队发表的论文显示，他们采用了纳米栅铁电晶体管结构，将栅极尺寸缩小至1nm极限，并且利用纳米栅的尖端电场汇聚效应，类似于避雷针的原理，工作电压降到0.6V，远低于传统FeFET的写电压。以此在铁电层中构建高度局域化的强电场汇聚区，实现低电压激发高强度电场，驱动极化翻转。

 

逻辑与存储芯片的电压演进与业界兼容的纳米栅铁电存储结构展望（图源：北京大学电子学院）

邱晨光研究员表示，纳米栅的设计就好像是对电场进行了“杠杆放大”，能够以极低的电压代价，驱动铁电材料发生极化反转。

此外，该团队在国际上首次发现铁电晶体管具有反常的尺寸微缩优势。当物理栅长微缩至1纳米极限时，沟道电场发生显著汇聚与增强，极小栅极尺寸改善而非恶化了铁电存储特性，

这打破了“尺寸越小性能越差”的传统半导体规律。

器件在1nm栅长下，对短沟道效应表现出“免疫”，开关比高、速度快，能耗比国际最好水平降低一个量级。

 

纳米栅铁电晶体管的超低功耗机理分析（图源：北京大学电子学院）

而对于存算一体而言，这意味着电压开始与逻辑工艺真正的对齐了。0.6V的FeFET可以直接和0.7V级逻辑电路协同工作，不需要专门的升压模块，这对于数字逻辑与FeFET存算阵列的混合架构非常关键。

如果密度可以继续往下压，假设FeFET可以做到1nm栅长而不出问题，意味着理论上可以做到极高密度阵列，这直接关系到能在一个芯片里塞多少存算一体单元，对大模型尤其重要。

而更低的写电压和更好的尺寸微缩特性，有利于设计更精细的 编程 算法，实现更稳定的多值权重，这对提升神经网络精度、减少额外校正开销也很有帮助。

同时，邱晨光团队基于该技术的新机理已率先申请兼容业界NAND结构和 嵌入式SOC架构的关联专利集合，形成具有完全自主知识产权的“纳米栅超低功耗铁电晶体管”结构和工艺技术体系，助力我国在新型存储领域打破国外技术壁垒，推动国产存储芯片和 人工智能芯片底层硬件架构创新。

显然，此次发布的1nm纳米栅铁电晶体管，为高能效、高密度FeFET存算一体扫清了一个关键器件障碍，但想要从根本上打破存储与计算分离的效率瓶颈，还需要电路、架构、软件层的系统性工程。

从应用角度来看，纳米栅极电场增强效应对优化铁电晶体管的设计具有普适性指导意义，可扩展至广泛铁电材料体系。未来通过原子层沉积等标准CMOS工艺有望研发出业界兼容的超低功耗铁电存储芯片。

另一方面，这项技术的突破对中国在芯片基础器件层面的自主路线具有重要意义，未来可能形成一套不依赖传统硅基缩微路径的新技术体系。

总结

对于这项技术，《科学·进展》的审稿人认为，利用纳米尺度场汇聚机理来实现超低电压存储的概念颇具新意，该器件打破了常规平板铁电体的矫顽电压极限，展现出优异的存储性能，首次在铁电存储器中实现了与逻辑 晶体管电压的兼容，该研究结果对构建更高效存储芯片有重要意义。

最关键的是，这项突破不依赖于发现新材料，而是通过纳米栅极的精巧设计，利用物理尺度的电场汇聚效应，逆转了铁电晶体管 高压高能的固有缺陷。这不仅是一次器件性能的提升，更是底层物理机制的代际跨越，为我国在下一代 芯片技术竞争中占据了关键制高点。